Patent Abstracts of Japan

PUBLICATION NUMBER : 2001035707
PUBLICATION DATE : 09-02-01


APPLICATION DATE : 26-07-99
APPLICATION NUMBER : 11210162

APPLICANT: TDK CORP:

INVENTOR: TANAKA RYUICHI;

INT.CL. : H01C 7/10

TITLE : LAMINATED CHIP VARISTOR



ABSTRACT: PROBLEM TO BE SOLVED: To obtain a laminated chip varistor, the varistor electrode and capacitance of which do not fluctuate much, when the varistor voltage is low.

SOLUTION: The blank body of a laminated chip varistor is constituted, in such a way that an internal electrode to a first external electrode 7 and a counter electrode 3b connected to a second external electrode 8 facing opposite to each other with a gap 3 in between in the same plane. In addition, at least a part of an internal electrode 3a overlaps an internal electrode 4a which is connected to the second external electrode 8 via a varistor layer at different heights in the laminating direction Y.

COPYRIGHT: (C)2001.JPO

33

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出賦公開番号 特開2001-35707 (P2001-35707A)

(43)公開日 平成13年2月9日(2001.2 9)

(51) Int.Cl.7 HO1C 7/10 鐵別記号

FΙ H01C 7/10 テーマコート*(参考) 5E034

審査請求 未請求 請求項の数6 OL (全 11 頁)

(21)出顧番号

特願平11-210162

(22)出廣日

平成11年7月26日(1999.7.26)

(71) 出版人 000003067

ティーディーケイ株式会社

東京都中央区日本橋1丁目13番1号

(72)発明者 田中 隆一

東京都中央区日本橋一丁目13番1号 ティ

ーディーケイ株式会社内

(74)代理人 100101269


弁理士 飯塚 道夫

Fターム(参考) 5E034 CA07 CB01 CC02 DA07 DC01 DC03 DC10

(54) 【発明の名称】 箱屋チップパリスタ

(57)【要約】

【課題】 低バリスタ電圧時でのバリスタ電圧及び静電 容量ばらつきの少ない積層チップバリスタを得る。 【解決手段】 第1の外部電極7に接続された内部電極 3aと、第2の外部電極8に接続された対向電極3bと が、ギャップGを隔てて同一平面上において対向して配 置される。内部電極3aの少なくとも一部が、バリスタ 層を介して異なる高さ位置で第2の外部電極8に接続さ れて配置される内部電極4aに、積層方向Yで重なり合 うように、バリスタ素体2が構成される。



【特許請求の範囲】

【請求項1】 バリスタ材料よりなるバリスタ層を精層 して形成されたバリスタ素体と

バリスタ素体内においてバリスタ層を介して隔てられる と共に相互に一部が重複した位置関係で配置された少な くとも一対の内部電極と、

バリスタ紫体の外表面に設けられ且つ、一対の内部電極 の内の一方の内部電極の一端が接続された第1の外部電 極と

バリスタ素体の外表面に設けられ且つ、一対の内部電極 の内の他方の内部電極の一端が接続された第2の外部電 体ト

これら二つの外部電極の内の一方に接続された側の内部 電極と同一面上でギャッフを構てて対向して配置され且 つ、二つの外部電極の内の他方に一端が接続された対向 電極と、

を有することを特徴とする積層チップバリスタ。

【請求項2】 バリスタ層を介して際てられて内部電極がバリスク業体的に複数限けられ、これら複数の内部電極 極の内の最上層と最下層の一声または両方と同一画上でギャップを隔てて対向して、対向電極が配置されたことを特徴とする請求項1、に記載の積層チップバリスタ 総が、リスク素体内に複数限けられ、全ての付部電極とそれぞれ同一面上でギャップを隔てて対向して、対向電極がそれぞれ配置されたことを特徴とする請求項1に記載の積層チップバリスタ。

【請求項4】 第1の外部電極及び第2の外部電極がそれぞれバリスタ素体の相互に関なる端間に配置され、これら二つの外部電極の内の一方の外部電極がら突出した部分と二つの外部電極の内の他方の外部電極に接続された内部電極と接続された内部電極とが、バリスタ層の根積方向において重ならならに配置されたことを特徴とする請求項1~3の何れかに記載の積層チップバリスタ。

【請求項5】 二つの外部電極の内の一方の外部電極 と、二つの外部電極の内の他方の外部電極に接続された 内部電極との間の距離が、相互に同一両上に位置する内 部電極と対向電極との間のギャッアよりも大きくされた ことを特徴とする請求項1~4の何れかに記載の機層チャプバリスタ、

【請求項6】 内部電極の幅寸法が、バリスタ層の積層 方向においてバリスタ層を介して重なり合うように配置 された他の内部電極の順寸法と異なることを特徴とする 請求項1~5の何れかに記載の積層チップバリスタ。 【発明の詳細な説明】

1.5円の1人/単小地の子型

[0001]

【発明の属する技術が響】木発明は、電圧と電流の関係 が非直線性を示す積層チャフパリスタに係り、より詳細 には、複数の内部電極が内蔵されている精層チャプパリ スタであるチャプパリスタ素子のパリスタ電圧及び静電 容量のばらつきを少なくする電極構造に関する。 【0002】

【従来の技術】従来より、静電気やサージから電子部品 を保護するなどのために福広、用いられているチャアル リスタ素子として、電極を同一平面上において対向して 配置してなる対向型、並びに接数の内部電極とバリスタ 素体内において積度してなる模景型の高速をかりえり り、これらのチャアバリスタ条子の構造を示す図8、図 10季物限しつつ以下に従来技術を説明する。

【0003】図8は、従来の対向型チャアバリスタ素子を示す断面図である。この図に示す対向型チャアバリスタ素子を示す断面図である。この図に示す対向型チャアバリスタ素子を引は、例えば酸化型鉛に酸化プラセオジウムなどの遷移金属元素酸化物を複数框用いて得られた城市はからなるバリスタ素体62内の所定の高さ位置には、一対の対向電極63、64が所定の大きさのギャップを隔てて相互に対向して配置されている。このバリスタ素体62つ一方の増加には、対向電極63に接続された外部電極65が収載されており、他方の端面には、対向電極64に接続された外部電極666が形成されていて、対向電極63、64間のギャップGの大きさによりこのチャプバリスタ素子61のバリスタ電圧及び静電容量が決定されるようにたつている。

(10004) 因9は、従来の他の例としての対向型チップバリスタ素子を示す断面図である。この図に対向型チップバリスタ素子をあるチップバリスタ素そ67は、バリスタ素体62内に、一対の対向電極63.64に加えて、三対の対向電極68.69な、69な、70a.70bが配置される構造を有している。すなわち、バリスタ素体62内の4箇所の高さ位置に、それぞれ対向電極63.64、68な、68な、69な、69、70a.70bが配置されている。

10005】図10は、洗染の機関型チップバリスタ素 テを示す断面図である。この図に示す情層型チップバリスタ素 大変素子であるチップバリスタ素ティ1は、複数の内部 電板73、74、75がバリスタ素体72のバリスタの を介して重なり合うようにバリスタ素体72内に配置さ れた精造を有する。また、内部電量73、75はバリス タ素件72の一方の端面に形成された外部電極76に残 続きれており、内部電極74はバリスタ素体72の他方 の端面に形成された外部電極77に接続されている。そ して、の図に示すチップバリスタ素か72では、内容 電俗73、75と内部電板71との間の重なり面積である。 電俗73、75と内部電板71との間の重なり面積である。 電俗73、75と内部電板71との間の重なり面積である。 とにより静電容製は小さくなるが、これに伴ってバリス タ電圧が硬に大きくなっていた

[0006]

【発明が解決しようとする課題】上記の対向型のチップ バリスタ素子61、67では、対向電極間のギャップを 大きくしたり、あるいは対向電極の木数を少なくすれ ば、静電容量が小さくなるものの、ギャッフが大きくなればバリスタ電圧が大きくなり、対向電極の本数を少なくすればバリスタ電圧値がばらついて、バリスタ電圧及び静電容量を高積度にコントロールするには限度があった。従って、対向型チップバリスタ素子では、低バリスタ電圧で高精度に低時電容量がもるには限度があり、低バリスタ電圧で静電容量が小さなキップバリスタ素子を作製することは困難であった。

【0007】他方、積層型のチップバリスタ素子71で は、内部電極73、74,75の層間距離を小さくする ことにより低バリスタ電圧化を図り、他の内部電極との 重なり面積を少なくすることで低静電容量を図ることが できる。但し、製造に際して、グリーンシートの厚みば らつき及び内部電極73,74,75が形成されている グリーンシートの重ね合わせ精度などによって、バリス 夕電圧及び静電容量がばらつく欠点を有していた。従っ て、積層型チップバリスタ紫子によれば、低バリスタ電 圧で低静電容量のチップバリスタ素子を提供し得るもの の、低バリスタ電圧化すればする程、上記製造工程上の 要因によるバリスタ電圧及び静電容量のばらつきが大き くなる問題点を有していた。つまり、チップバリスタ素 子を製造するに当たり、バリスタ電圧及び静電容量のば らつきが大きくなると、ユーザーから狭い特性規格を有 したチップバリスタ素子の要求があった場合、製品の歩 留りが悪化し、コストアップや再生産による生産の遅延 が生じることになる。

【0008】 本発明は上記事実を考慮し、低パリスタ電 圧でパリスタ電圧及び静電容量のばらつきが少ない積層 チップパリスタを提供することを目的とする。

[0009]

11

A .

【課題を解決するための手段】請求項1による積層チッ アバリスタは、バリスタ材料よりなるバリスタ層を積層 して形成されたバリスタ素体と、バリスタ素体内におい てバリスタ層を介して隔てられると共に相互に一部が重 複した位置関係で配置された少なくとも一対の内部電極 と、バリスタ素体の外表面に設けられ且つ。一対の内部 電極の内の一方の内部電極の一端が接続された第1の外 部電極と、バリスタ素体の外表面に設けられ且つ、一対 の内部電極の内の他方の内部電極の一端が接続された第 2の外部電極と、これら二つの外部電極の内の一方に接 続された側の内部電極と同一面上でギャップを隔てて対 向して配置され且つ。二つの外部電極の内の他方に一端 が接続された対向電極と、を有することを特徴とする。 【0010】請求項1に記載の発明によれば、バリスタ 材料よりなるバリスタ層を積層して形成されたバリスタ 素体内において、少なくとも一対の内部電極が、バリス 夕層を介して隠てられると共に相互に一部が重複した位 置関係で配置される。また、二つの外部電極の内の一方 に接続された側の内部電極と同一面上でギャップを隔て て対向して、二つの外部電極の内の他方に一端が接続さ れた対向電極が、配置される。

【9011】このため、上述の電極構造により、従来の 対向型チャプバリスタ素子と同様にバリスタ電圧及び酵 窓容最少ばからきを低減し得るだけでなく、内部電極両 士の重なりにより、低バリスタ電圧時での耐電容量の低 減を図って、高精度に低時電容量化された標房チャプバ リスタを提供することが可能となる。言い換えれば、同 一のバリスタ材料を用いて、種々のバリスタ電圧及び静 電容量の積層チャプバリスタを供給することができるの で、ユーザー側における回路設計上の自由度を効果的に 高めることができる。

٠.

【0012】請求項2に記載の発明によれば、請求項1 の積層チップパリスタと同様の構成の他に、パリスタ層 を介して隔てられて内部電極が、リスク素体内に接敷設 けられ、これら複数の内部電極の内の最上層と展下層の 一方または両方と同一面上でギャップを隔でて対向し

て、対向電極が配置されたという構成を有しているの で、単純な精層型のものと比較して、他方電位に接続さ れる外部電極との間の距離の変化によるバリスタ電圧及 び酵電容量のばらつきが生じ難い。

【0013】請求項3に記載の発明によれば、請求項1 の積層チップバリスタと同様が構成の他に、バリスタ展 を介して隔さられて内部電極がバリスタ素体内に複数設 けられ、全ての内部電極とそれぞれ同一面上でギャップ を隔てて対向して、対向電極がそれぞれ記憶されたとい う構成を有しているので、バリスタ電圧及び静電影量の ばらつきをより一層低減することが可能となる。

【0014】請求項4に記載の発明によれば、請求項1 つ3の機層チップバリスタと関機の構成の他に、第1の 外部電極及好を2の外部電板がそれぞれが19名字派体の 相互に異なる端面に配置され、これら二つの外部電極の 内の一方の外部電極が会突出した部分と二つの外部電極が の内の他方の外部電極に接続された内部電極が、バリ スタ層の積度方向において重ならないように配置されて いるという構成と有しているので、一方の外部電極が 突出した部分と他方の外部電極に接続された内部電極が 変出ないよ場合と比較して、これらの間の配慮の変 化によるバリスタ電圧及び酵電器を通いばらつきを無くして、より一層パリスタ電圧及び酵電容量のばらつきを無く て、より一層パリスタ電圧及び酵電容量のばらつきを紙 減することができる。

【0015]請求項5に記載の発明によれば、請求項1 ~4の積頭分・アリスタと同様の構成の他に、二つの が常電極の物の一方の外部電影と、一つの外部電極の内 の他方の外部電優に接続された内部電影と対向電影と が、和互に同一値上に位置する内部電影と対向電影と 間のギャッフよりも大きくまたといら構成を有している ので、これらの間の距離の変化に影響され難くなり、 バリスク電圧及び前電容量の採らつきをさらに低減する ことが可能となる。

【0016】請求項6に記載の発明によれば、請求項1

○5の積層チャアバリスタと同様の構成の他に、内部電極の幅寸法が、バリスタ層の積層方向においてバリスタ層を介して重なり合うように配置された他の内部電極の幅寸法と概なるという情報を有しているため、製造工程における極方向の積層すれぐ電極の印刷すれに起因するバリス今電圧及び静電容量のばらつきを効果的に低減することが可能となる。

[0017]

【発明の実施の形態】以下、図面を参照しつつ本発明に 係る積層チップバリスタの実施の形態を説明することに より、本発明を明らかにする。

【0018】(第1の実施例)図1は、本発明の第1の 実施例に係るチップバリスタ素子の附面図である。この 図1は、セラミックグリーンシートを複数枚精層した精優 体を焼成することにより得られた直方体状のバリスタ素 体2を主要部として構成されている。つまり、このバリ スタ素体2は、例えばプラセオジウムなどの遷移を属元 素の酸化物を複数種用いて構成された状态体である。

【0019】さらに、図1に示したバリスタ素体2の第 1の端面2 dを覆うように第1の外部電極7が設けら れ、この第1の端面2 dと対向するバリスタ素体2の第 2の端面2 eを覆うように第2の外部電極7、8は、バリ スタ素体2の端面2 d、2 e だけでなく、図2に示すよ うに、端面2 d、2 e 間を繋がでいるバリスタ素体2の に二 a m2 d、2 e 間を繋がでいるバリスタ素体2の 上面2 f、下面2 g 及び側面2 hにも至るように突出 して形成されており、この上面2 f 及び下面2 g 並びに 節2 f、下面2 k ないる部分を外部電極7、8の被り 都7 a、8 a とする。

【0020】また、パリスク素体2内のある高さ位置には、第1の外部電極7に一端が電数的に接続される内部電極3に一端が電数的に接続される内部電極3をと、この内部電極3aと同一平面上において所定の大きさの隙間であるギャップGを隔てて対向して配置される対向電極3bとが、形成されており、この対向電極3bも第2の外部電極8に一端が電気的に接続されている。そして、セラミック層2aを隔でたこれら電板の下方には、第2の外部電極9に一端が電気的に接続される内部電極4aと「一中面上において所定の大きのチャップGを隔でて対向して配置される対向電板4bとが、形成されており、この対向電極4bら第1の外部電極7に一端が電気的に接続されている。

【0021】さらに、セラミック層2bを隔てたこれら 電極の下方には、第1の外部電視7に一端が電気的に接 続される内部電極5aと、この内部電板5aと同一平面 上において所定の大きさのギャップGを隔てて対向して 配置される対向電極5bとが、形成されており、この対 向電極5bも第2の外部電極8に一端が電気的に接続さ れている。そして、セラミック層2cを隔ててこれら電 極の下方には、第2の外部電腦をに一端が電気的に接続 される内部電極も2、この内部電極も2と同一平面上 において所定の大きのギャップGを開てて初申して配 置される対向電極6 b とが、形成されており、この対向 電極6 b も第1 の外部電極7 に一端が電気的に接続され ている。

【0022】従って、セラミックグリーンシート上に、 例えば内部電籍 3a、4a、5a、6a及び村向電程 3 b、4b、5b、6bを導電ペーストの印刷またはスパ ック等により高荷度に形成すれば、内部電程 2付両電極 との間の対向距離とされるギャップGの寸法 8 により決 定されるバリスク電圧及び静電容量を高積度に保ち得 る

【0023】他方、内部電極3aは、セラミック層2a を縮ててバリスタ業株2の厚ヶ方向である帳房方向Yの 下方に隣接する内部電極4aと重なり合っている。同能 に、内部電極4aは、セラミック層2bを備てて積層方 向Yの下方に隣接する内部電極5aにも重なり合ってい る。また、内部電極5aは、セラミック層2cを隔てて 積層方向Yの下方に隣接する内部電極6aにも重なり合ってい っている。

(0024)上記のように、内部電極3a、4a,5 a、6aが部分的にバリスタ層であるセラミック層2 a、2b、2cを隔てて重なり合わされているため、辺 の領域界で赤す前分においては、立内内部電極3a、4 a、5a、6aにより積層型パリスタ素子と同様にしてバリスタ電圧及び静電容量が得られる。よって、チッ アバリスタ素子1において、内部電極3a、4a、5 a、6aの周間距離を小さくしかつ他の内部電極との重なり面積を少なくすることにより、バリスタ電圧及び静電容量とかさくして低バリスタ電圧時での飲料電容量と を図ることができる。

【0025】また、上記のように図1の領域人で示す対 向型の部分では、ギャップGの寸法まによりバリスタ電 圧及び静電容量が決定されるが、このギャップGの寸法 なは高精度に制御できるため、バリスタ電圧及び静電容量 型がばらつきを低減し得る。すなわち、従来の対向型チップバリスタ素子の構造と積層型チップバリスタ電圧及び静 精造とを組み合わせることにより、バリスタ電圧及び静 電容量が小さく、かつバリスタ電圧及び静電容量のばら つきの小さなチップバリスタ索子1が提供まれ得る。

【0026】次に、本実施例に係るチップバリスタ素子 1の製造について説明する。チップバリスタ素子 1の製造にない。 着に際しては、チップバリスタとして機能するこのの 使物を主体とするバリスタ材料よりなる複数枚のセラミ ックグリーンシートを用意する。そして、図3にこれら のセラミックグリーンシートの一部を斜視図で示す。

【0027】この図3には、上面に電極は印刷またはスパッタされていない複数枚のセラミックグリーンシート9aが示されている。また、これらセラミックグリーン

- 1

【10029】次に、それぞれ平面形状を矩形としたセラミックグリーンシート9b,9c,9d,9eを積層し、さらに、電艦は印刷されていないもののそれぞれ平面形状を矩形としたセラミックグリーンシート9aをこれらセラミックグリーンシート9b,9c,9d,9eの上方及び下方において適宜の枚数だけ積層し、これら一体規載することによりパリスタ素体(2を得る。

【0030】この後に、バリスタ素体2の第1の端面2 dを覆うように第1の外部電衝でを設け、第2の端面2 cを覆りように第2の外部電影を設けるが、この際、外部電極7、8は、例えば、銀(Ag) - バラジウムのような導電性粉未含有薄電ペーストを端面2d、2eに塗布し、焼き付けることにより形成される。この時、第1、第2の外部電板7、8は、バリスタ素体2の端面2d、2eだけでなく、端面2d、2eを繋いている上面2f、下面2g及び両側面2hにも至るように突出して形成される。

【0031】そして、図3に示すように、内部電極3 a、4a、5aは、全て相互に等しい幅寸法を有するように構成されている。なむ、こで内部電極の幅寸法と は、バリスタ素体2の両端面2d、2eを繋ぐ方向と度 交する方向における内部電極の寸法をいうものとする。 さらに、内部電極6aの幅寸法をこれら内部電極3a、 4a、5aの幅寸法としくしても良い。

【0032】これに対して、より好ましくは、図4 (a) 及び(b) に示すように、内部電極6aの橋寸法 D2を、内部電極6aとバリスタ層であるセラミック層 2cを介して熊なり合う内部電板5aの輻寸法D1と異 ならせて内部電帳5 a よりも狭くすることが考えられる。この場合には、幅方向の印刷すれや精密すれに見阻 あっての場合には、幅方向の印刷すれや精密すれに見阻 減することかできる。すなわち、パリスタ層の積原や内 部電極5 a 。6 a の印刷又はスパッタに際し、幅方向に 印刷すれまたはスパッタずれや視層すれが生たた場合で あっても、内部電極6 a が内部電極5 a を下方に投影し た領域内に位置する限り、内部電極5 a 6 a 間の重な り面積は変勢しない。このため、上記印刷すれや積層す れに起因する静電容量のばらつきを防止することができ る。

٠.,

【0033】次に、第1の実施例に係るチップパリスタ 素子によれば、低パリスタ電圧低を図った場合でもパリ スタ電圧及び静電容量のばらつきを低減し得ることを、 具体的交実験例に基づき適助明する。まず、パリスタ素体 2を形成するために、スコの機能制を主体とする複数枚 のは、1000円のシートを用意は、上面に内部電格 3a、4a、5a、6a及び対向電路3b、4b、5 b、6bをそれぞれ印刷してなるセラミックグリーンシート 電極が印刷された図3に示すセラミックグリーンシート 9b、9c、9d、9eを作製した、次に、これら 電極が印刷された図3に示すセラミックグリーンシート 9b、9c、9d、9eを循環し、さらに電極を印刷していない適宜の枚数のセラミリクグリーンシート9aを

【0034】上記のようにして積層された債層体を焼成 ラジウムよりなる電極を施用して積を付さるとによ り、外部電信7.8を形成した。以上のようにして第1 の実施門のチップバリスタ素子が作製されるが、さら、 (第1の実施門の製造方法に従いつつ内部電極の積層 数を極く異ならせて、チャプバリスタ素子を軽々作製した。そして、このようにして得られたチップバリスタ素 そのバリスク電圧及び静電容量はらつきを評価し、この 結果を下記の変素|に示す。

【0035】比較のために、上記実施例のチャアバリス タ素子と同じ材料を用い、かつ同寸法の従来の対向型の チャプパリスタ素子67及び特層型のチャアバリスタ素 子71を作製した。この従来のチャプバリスタ条子67 及びチャプバリスタ素子71においても、電極の積層数 を変化させて種々の枚数の電極を有するものを作成し、 かつバリスタ電圧及び評電容量だらつきを評価し、この 結果を下割り乗1に併せて示く。

[0036]

【表1】

第1の実施例			比較例					
			対向型			模層型		
被凝數	パリスタ 電圧のば らつき	静電容量 ばらつき 3 c v	後潛数	バリスタ 電圧のば らつき	辞電容量 ばらつき 3 c v	碳燥数	バリスタ 電圧のば 6つき	幹電容量 ばらつき 3 c v
1	1.80	2.49	1	20.53	12.36	1	1.83	5.76
2	1.89	2.28	2	15.60	10.58	2	1.83	5.31
4	1.86	2.25	4	7.60	9.17	4	1.89	5.31
8	1.95	2.10	8	5.69	6.33	8	2.04	5.84

【0037】表1から明らかなように、対向型チャプバリスタ素子では、ギャップのの大きさ及び対向電路向本 数によりバリスタ電圧及び静電容量が決定されるが、対 向電極の本数が少なくなれば、静電容量は小さくなるも のの、静電容量ばらつきやパリスタ電圧ばらつきる。c v は大きくなった。また、積層型エディアバリスタ素子で は、内部電極の積層すれ、印刷すれ及びでザーのセラミ ・ックグリーンシートからの印断すれ等の種々の要因によ り、静電容量ばらつきるとかが非常に大きいことがわか る。これに対して、表1かの場かが成立ように、第1の実 施例の製造方法に従って作製されたチャプバリスタ素子 は、内部電極の積層数が同一であれば、対向型チャプバ リスタ素子に比べてバリスタ電圧及び静電容量ばらつき が非常に小さいことがわかる。

【0038】一方、第1の実施例に係るチャプパリスタ 素子1において、内部電極の重なり面積を種々変化させ で齢電容量ばらつき3cvを測定し、この結果を表2に 示す。尚ここで、STDとは標準的な重なり面積をい い、-20%とは標準的な重なり面積に対して-20% の重なり面積をいい、-50%とは標準的な重なり面積 に対して-50%の進なり面積をいう。 【巻2】 【巻2】

	第1の実施例	積層型	
重なり面積	整電容量ばらつき 3cv	静電容量 ばらつき 3cv	
STD	2. 49	5. 67	
-20%	2. 46	6.39	
- 5 0 %	2. 49	6. 66	

【0039】表2から明らかでように、内部電極3a, 4a,5a,6a同士の痩なり面積を少なくしても、従来の積層型では静電容量ばらつきが増大する傾向にある たが、本実施例によれば静電容量ばらつきを一定にさせる ことがわかる。従って、用途に応じて内部電極の重なり 面積を測整することにより、所望の静電容量値が静電容 量ばらつきを大きくしないで得ることが出来る。特に、 低静電容量のチェアバリスタ素子を高精度に製造できる ことがわかる。

【0040】図1に示すように、第1の寒蛙例のチャア 切りスタ素子1では、第1、第2の外部電積7、8の被 り第7a、8aが、下方電位に接続される仲部電極と精 増方向Yにおいて重なり合かないように指成されてい る。そして、この構成によってバリスタ電圧及び静電容 量のばらつきがより、一層低減されることを、図1及U図 5を参照して海明する。

【0041】このチップバリスタ素子1において、第2の外部電極8の被り部8aは、図1に示すように、他方電位に接続される内部電極3aと積層方向Yにおいて重

なり合わないように、配置されている。この構造におい て、第2の外部電極8の端面2c上の外表面から被り部 8aの先端P1までの距離である被り部8aの長さし を、下記の表3に示すように変化させ、これに伴って被 り部8aの先端P1と内部電極3aとの水平方向距離を 変化させて、静電容量ばらつき3cvを評価した。 【0042】また、比較のために、図5に示すように、

被り部8aが内部電極3aと積層方向YにおいてX=+ 13mm、X=+0.23mmの長さで重なり合っ ているチップバリスタ素子11を作製し、同様に静電容 量ばらつき3cvを測定評価した。そして、この評価結 果を表3に併せて示す。 [0043]

٠.

【表3】

L (mm)	Cap (pF)	静電容量 ば6つき 8 c v	重なり長さ (mm)	コメント	
0.1	403	2. 49	-0.13	重ならない	
0. 2	403	2.54	-0.03	重ならない	
0.3	408	2. 89	0.13		
0.4	412	3. 22	0. 23		

【0044】表3から明らかなように、図5に示したチ ップバリスタ素子11では、外部電極8の被り部8 aが 他方電位に接続される内部電極3 a と積層方向Yにおい て重なり合っているため、重なり合っていない場合に比 べて、静電容量ばらつきが増加傾向にあることがわか る。 言い換えれば、外部電極8の被り部8 aが他方雷位 に接続される内部電極3aと積層方向Yにおいて重なり 合っている場合、該被り部8 aの長さ寸法が大きくなる のに伴って静電容量が大きくばらつくことがわかる。

【0045】従って、上記のように外部電極8の被り部 8 a を、他方電位に接続される内部電極3 a と積層方向 Yにおいて重なり合わないように配置することにより、 静電容量のばらつきがより一層低減できることがわかっ た。

【0046】また、第1の実施例のチップバリスタ素子 1では、図1に示す外部電極8の彼り部8aの先端P1 と、他方電位に接続される内部電極3aの先端P2との 間の直線的な距離が、静電容量のばらつきに影響するこ とを見出した。この為、第1の実施例のチップバリスタ 秦子1において、ギャップGの寸法gを0.20mmと し、第2の外部電極8の被り部8aの長さしを0.2m a、対向電極3bの長さ寸法を0.05mmとし、内部電 極3aとバリスタ素体2の上面間のバリスタ層の厚み t (図1参照)を下記の表4に示すように変化させること により先端P1、P2間の距離を変化させて、静電容量 のばらつきを評価した。そして、この評価結果を下記の 表4に示す。

[0047]

【表4】

• •		
t (mm)	P1とP2の 距離 (mm)	静電容量 ばらつき 3 c v
0. 15	0. 153	3.10
0.20	0. 202	2. 51
0.25	0. 252	2. 49

間の直線的な距離が、ギャップGの寸法gよりも大きい 場合、静電容量ばらつき3cvを小さくし得ることがわ かる。つまり、本実施例においては、上記先端P1, P 2間の直線的な距離が、内部電極3aと対向電極3bと の間のギャップGの寸法まよりも大きくされているの で、ギャップGを介して配置された対向電極3bによっ て、静電容量ばらつきの低減を果たすことができる。 【0049】 (第2の実施例) 図6は、本発明の第2の 実施例に係るチップバリスタ素子を示す断面図である。 この図に示すチップバリスタ素子31は、積層方向Yの 最外層に内部電極3a.6aと対向電極3b.6bを配 置し、積層型チップバリスタ素子の内部電極にあたる内 部電極32、33をこれらの間に配置した構造となって いる。

【0048】表4から明らかなように、先端P1、P2

【0050】つまり、内部電極32、33だけでは、これら内部電極32、33の先端と、他方電位に接続される第2の外部電極8または算れの外部電極7との間の距離が突化することで、パリスタ電圧及び静電容量のばらつきが生じるのに対し、対向型となっている内部電極3。63及び対向電極3b。6bでは、このような原因によるパリスタ電圧及び静電容量のばらつきが生じ難によるパリスタ電圧及び静電容量のばらつきが生じ難に

610

【0051】従って、この図に示すチャプバリスタ素子 31のように、全ての内部電極に対向して対向電極を設ける必要は必ずしもなく、それぞれ一対の内部電極3

a.6aと対向電極3b.6bとの間に、従来の積層型 チッアバリスタ素子の場合と同様の内部電極を、第1の 外部電極7及び第2の外部電極8に交互に接続しつつ、 適宜の枚数組み込んでもよい。

【0052】以上より、本実施例の場合においても対向型チャプバリスタ楽子と同様に、米ャップGの存在によりバリスタ楽子と同様に、米ャップGの存在によりがリスタ楽子と同様に、日本の高さ位置の内部電極との高さ位置の内部電極との変なり両様を少なくすることにより、静電容量の低波を図り得ることが分かる。さらに、本実施例のチャブバリスタ楽子31のような内部電極32、33の組み合わせだけなく、これらを適宜組み合わせるようにしても良く、その組み合わせ方についても任賞である。

【0053】(第3の実施例)図7は、本発明の第3の実施例に係るチャアバリスタ素子を示す断面図である。この図に示すチャアバリスタ素子41は、バリスタ素体2内内上部に内部電極42と対向電極43と対向電極43ととが形成されるように、バリスタ素体2内に二個の内部電極を配置した構成を有している。また、第1の外部電極7に電極42a、43bが、第2の外部電極8に電極42b、43aが接続されている。

[0055]

【発明の効果】 本界明によれば、従来の対向限チャフバ リスタ素子と同様にバリスタ電圧及び貯蔵容量のだめ を低減し得るだけでなく、内緒電極同士の重なりによ り、低バリスタ電圧時での貯電容量の低減を図って、高 特度に低齢電容単化された精層チャプバリスタを提供す ることが可能となる。

【図面の簡単な説明】 【図1】大楽明の第1の実毎間はほえよ

【図1】本発明の第1の実施例に係るチップバリスタ素 子を示す断面図である。

【図2】本発明の第1の実施例に係るチップバリスタ素 子を示す針視図である。

【図3】第1の実施例のチップバリスタ素子の製造工程 において用いられる複数枚のセラミックグリーンシート 及び電極形状を示す分解斜視図である。

【図4】セラミックグリーンシート上の内部電極の幅を 異ならせた構造を説明するための平面図であって、

(a)は内部電極の幅寸法が広いものを示し、(b)は 内部電極の幅寸法が狭いものを示す。

【図5】外部電極の被り部が内部電極と積層方向において重なり合っている比較用の構造を説明するための断面

【図6】本発明の第2の実施例に係るチップバリスタ素子を示す断面図である。

【図7】本発明の第3の実施例に係るチップバリスタ素 子を示す断面図である。


【図8】従来の対向型チップバリスタ素子の一例を示す 断面図である。

【図9】従来の対向型チップバリスタ素子の他の例を示す断面図である。


【図10】従来の積層型チップバリスタ素子を示す断面 図である。

【符号の説明】


- 1,31,41 チップバリスタ素子
- 2 バリスタ素体
- 2a, 2b, 2c セラミック層
- 3a, 4a, 5a, 6a, 32, 33, 42a, 43a 内部電極
- 3b, 4b, 5b, 6b, 42b, 43b 対向電極
- 7 第1の外部電極
- 8 第2の外部電極




[25]




[27]





[29]



【図10】

